Assas Recherche | Méthodologie de conception basse consommation et réseaux optiques sur puces pour multiprocesseur système sur puce

Méthodologie de conception basse consommation et réseaux optiques sur puces pour multiprocesseur système sur puce (Document en Anglais)

Accès au(x) document(s)

Accéder au(x) document(s) :

http://theses-scd.univ-brest.fr/2013/These-2013-SICMA-STIC-HAMWI_Khawla.pdf

Ce document est protégé en vertu du Code de la Propriété Intellectuelle.

Modalités de diffusion de la thèse :

Thèse soumise à l'embargo de l'auteur : embargo illimité (communication intranet).

Informations sur les contributeurs

Auteur : Hamwi (Hamwi), Khawla

Hamwi (Hamwi), Khawla

Nom

Hamwi

Nom de naissance

Hamwi

Prénom

Khawla

Nationalité

Français

Date de soutenance : 30-05-2013

Directeur(s) de thèse : Sharaiha Ammar

Sharaiha, Ammar

Nom

Sharaiha

Prénom

Ammar

- Hammami Omar

Hammami, Omar

Nom

Hammami

Prénom

Omar

Etablissement de soutenance : Brest

Brest

Nom

Brest

Laboratoire : Laboratoire de recherche en électronique, signal, optronique, télécommunication

Laboratoire de recherche en électronique, signal, optronique, télécommunication

Nom

Laboratoire de recherche en électronique, signal, optronique, télécommunication

Ecole doctorale : École doctorale Santé, information-communication et mathématiques, matière (Brest, Finistère)

École doctorale Santé, information-communication et mathématiques, matière (Brest, Finistère)

Nom

École doctorale Santé, information-communication et mathématiques, matière (Brest, Finistère)

Informations générales

Discipline : STIC. Électronique, microélectronique, nanoélectronique
Classification : Sciences de l'ingénieur

Mots-clés libres : Consommation d'énergie, MPSoC, NoC, Optique NoC, Synthèse NoC hybride
Mots-clés :

Conception de systèmes informatiques - Économies d'énergie
Systèmes sur puce
Multiprocesseurs

Résumé : Les systèmes multiprocesseurs sur puce (MPSoC)s sont fortement émergent comme principaux composants dans les systèmes embarqués à hautes performances. La principale complexité dans la conception et l’implémentation des MPSoC est la communication entre les cœurs. Les réseaux sur puce (NoC) sont considérés comme la solution pour cet effet. ITRS prédit que des centaines de cœurs seront utilisées dans la génération future de système sur puce (SoC), ce qui va donc augmenter les coûts de l’évolutivité, de bande passante et de l’implémentation des réseaux sur puce (NoC)s. Ces problèmes sont présents dans diverses tendances technologiques dans le domaine des semiconducteurs et de la photonique. Cette thèse préconise l'utilisation de la synthèse NoC comme l'approche la plus appropriée pour exploiter ces tendances technologiques et rattraper les exigences des applications. A partir de plusieurs méthodologies de conception basées sur la technologie FPGA et des techniques d'estimation basse énergie (HLS) pour plusieurs IPs, nous proposons une implémentation ASIC basée sur la technologie 3D Tezzaron. Multi-FPGA technologie est utilisée pour valider la conception MPSoC avec 64 processeurs Butterfly NoC. La synthèse NoC est basée sur le regroupement de maîtres et d’esclaves générant des architectures asymétriques avec un soutien approprié pour les demandes très haut débit par optique NoC (ONoC), tandis que les demandes de bande passante inférieure sont traitées par électronique NoC. Une programmation linéaire est proposée comme une solution pour la synthèse NoC.

Informations techniques

Type de contenu : Text
Format : PDF

Informations complémentaires

Entrepôt d'origine :

STAR : dépôt national des thèses électroniques françaises

Identifiant : 2013BRES0029
Type de ressource : Thèse